Отправлено Fnutik 26 мая 2006 г. 16:15

alex, хелпни плиз. такой вопрос.

проект написан на Veriloge. синтез выполняется с помощью sinplify. сделал назначение пинам, ну и на этапе Map выдается сообщение:

ERROR:MapLib:93 - Illegal LOC on IPAD symbol "PR" or BUFGP symbol "PR_ibuf"
(output signal=PR_c), IPAD-IBUFG should only be LOCed to GCLKIOB site.
ERROR:MapLib:93 - Illegal LOC on IPAD symbol "WID" or IBUFG symbol
"WID_ibuf_iso" (output signal=WID_ibuf_iso), IPAD-IBUFG should only be LOCed
to GCLKIOB site.

полез, порылся на xilinx.com. нашел решение:

You can avoid this issue by ensuring that the PAD drives an IBUF rather than an IBUFG when a non-GCLKIOB site is involved. You can ensure this by creating a synthesis constraints file (.xcf) containing the following constraints:
NET "" LOC = "" ;
BEGIN MODEL "entity_name"
NET "" buffer_type=ibuf;

нашел файл ограничений, который использует sinplify (.sdc). а хелпа не работает у sinlify, ошибка вылетает, типа хелп не доступен. и как указать чтобы для данных двух сигналов синтезатор не глобальные буферы назначал, а обыкновенные (чтобы их назначить на любой пин) что-то не могу разобраться пока.

• Fnutik, что-то ты совсем простые вопросы задаёшь, прям как маленький. Поставь IBUF(.I(in), .O(temp)); BUFG(.I(temp), .O(out)); — druzhin   (28.05.2006 16:24 80.92.102.210, пустое)
  • Ответ: (+) — Fnutik   (29.05.2006 09:13 82.211.136.12, 427 байт)
    • Спасибо. — druzhin   (29.05.2006 10:45 80.92.102.210, пустое)

E-mail: info@telesys.ru