Отправлено -=Sergei=- 19 июня 2002 г. 10:06 В ответ на: Ответ: отправлено Vladimir_vss 18 июня 2002 г. 19:35

Память конвейеризирована тоже, т.е. данный при записи должны быть выставлены через 2 такта после выставления адреса, а это означает что маленькая часть буфера внутри ПЛИС должна будет как минимум работать на 133 МГц, что проблематично. К тому же хотелось бы иметь детерминированную задержку при обрашении в память. Поскольку доступ произвольный не только по адресам но и по командам (R/W) и они могут произходить на каждый такт.

• Ответ: — Vladimir_vss   (19.06.2002 19:12, 495 байт)