[an error occurred while processing this directive]
У Ксайлинкса есть констрейнты lat_d_q, reg_sr_q (+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Oldring 28 июня 2006 г. 12:36
В ответ на: Quartus и защелки (+) отправлено
SM 27 июня 2006 г. 14:44
Включают анализ времянок латчей и асинхронных S/R входов триггеров. По умолчанию disabled. Не знаю, могут ли они помочь в данном случае. Может быть, существуют специальные синтезаторы для моделирования на FPGA схемы на латчах перед выпечкой в кремнии? Уж очень эта технология не в струе развития FPGA.
info@telesys.ru
