[an error occurred while processing this directive]
|
Если речь идет о FPGA-шной части, то могу лишь сказать, что ввод-вывод выгодно реализовывать используя global clocks, которые идут по левому, верхнему и нижнему краю микросхемы. Тогда группы, которые AVR-ка пишет одной командой должны быть на одной стороне микросхемы, а сигнал clock для регистров вывода формируется из сигналов IOSELA и сигнала записи (не помню как называется).