Отправлено Walik 10 октября 2006 г. 20:33 В ответ на: АЦП 8 бит 100 МГц => FPGA (ПЛИС) => буфер (RAM) до 4 Гбайт отправлено <font color=gray>vita_sem</font> 10 октября 2006 г. 17:24

писать в память,а затем передать в ПК. Не ясно только при записи нужна ли обработка и синхронизация. Да и много других вопросов и камней то же. В любом случае подобное приходилось делать. В общем: Даннную аналогово-цифровую систему реализовать можно и на двухслойке. По ПЛИС - возможна реализация даже на PLD не говоря даже о FPGA, вопросы в конкретных параметрах системы что и как мерить и стоимости и габаритах. Если есть интерес действилельно реализовать эту систему пиши на мыло.
Валентин.

• В два слоя не получиться ... — PicoDev   (11.10.2006 09:42 24.82.14.170, пустое)
  • Ответ: Можно и в два слоя. правда трудно будет DIM sdram развести но возможно — RobFPGA   (11.10.2006 18:28 80.249.229.186, 552 байт)
    • Ответ: SDRAM на CPLD? Не водите народ в заблуждение. Если э — Artem-1.6E-19   (12.10.2006 13:41 85.90.203.50, пустое)
      • Ответ: Никаких заблуждениий! — RobFPGA   (12.10.2006 14:39 80.249.229.186, 415 байт)
        • Верю. :)) — quark   (13.10.2006 13:44 62.140.241.223, 213 байт)
        • Ответ: Не верю. — Artem-1.6E-19   (12.10.2006 16:12 85.90.203.50, пустое)
          • Ответ: Чему не вериш ? — RobFPGA   (12.10.2006 17:22 80.249.229.186, пустое)