[an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
SAZH
16 октября 2006 г. 16:12
В ответ на:
на входе у PLL более 100 МГц? а разве так можно :-) миним 15 МГц макс 100 МГц!(-)
отправлено <font color=gray>BasicHDL</font> 16 октября 2006 г. 15:40
А где это написано?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Device Family DS - стр. 135-136 (+)
—
HeatSink
(16.10.2006 16:31
85.90.126.18
, 430 байт)
В таблице 5-44 четко сказано, 402 мгц для LVDS/Dedicated Clock независимо от спидгрейда.
—
SM
(16.10.2006 16:38
213.141.159.26
,
пустое
)
Ответ:
—
SAZH
(16.10.2006 18:05
212.113.112.201
, 73 байт)
=>
—
SM
(16.10.2006 18:09
213.141.159.26
,
пустое
,
ссылка
)
Спасибо.
—
SAZH
(16.10.2006 18:29
212.113.112.201
,
пустое
)
Ответ:
—
SAZH
(16.10.2006 18:05
212.113.112.201
, 11 байт)
Вообще-то минимум 10МГц, максимум зависит от I/O стандарта, для ЛВДС 155Мгц для speed grade 8
—
yurich
(16.10.2006 16:16
195.131.164.100
,
пустое
)
А, это я в Transmitter timing посмотрел, так что да - 402Мгц.
—
yurich
(16.10.2006 16:53
195.131.164.100
,
пустое
)
Товарищи! Прошу не отвлекаться от темы. Почему не функционирует PLL? Что такое может быть?
—
HeatSink
(16.10.2006 17:21
85.90.126.18
,
пустое
)
Ответ:
—
SAZH
(16.10.2006 17:30
212.113.112.201
, 101 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание