|
|
Чуть ранее был задан вопрос:
http://telesys.ru/wwwboards/fpga/279/messages/33555.shtml
Задался целью всё же выяснить, почему у кого-то работает, а у меня - НЕ...
Для "низких" частот, если в файле vwf прописать входную частоту PLL не совсем соответствующую той, что указана в параметрах, проект симулируется, и всё нормально.
Но частота на этот раз оказалась большой. А входной файл для симуляции был создан на более низкой частоте. Вот и получилось, что QuartusII тут не при чём! :) Всё нормально синтезировалось/размещалось, а не работала симуляция.
Инструмент оказался кривоват. :) (И руки тоже того... И внимание притупилось...)
В примере проекта сделано несколько vwf-файлов. Кому интересно - попробуйте, посмотрите, поэкспериментируйте.
(Перед симуляцией не забудьте полностью пересобрать весь проект!)
|
|
