Отправлено Nina 20 ноября 2006 г. 07:37

Прошу подсказать. Quartus разрешает подключать сигнал по стандарту
LVDS к ножке "p"(плюсовая) пары и не разрешает подключать к ножке "n". Как устроен приемник LVDS, сколько I\O ячеек он занимает?
Задача состоит в том, чтобы один сигнал в уровнях LVDS частотй 250 МГц записать в два быстрых регистра (в I\O ячейки прямым и инверсным значением) с целью понизить частоту для дальнейшей записи сигнала в память. Возможно ли такое?. Речь идет о Циклоне-2.

• Назначаете сигнал только на LVDSp и в прописываете для него в настройках LVDS IO. — cms   (21.11.2006 10:40 213.148.16.122, 296 байт)
  • Ответ: Lvds — Nina   (22.11.2006 15:02 193.125.40.242, 340 байт)
    • Нет, хотя ноги и две, ячейка одна. Которая в плюсовой ноге — SM   (23.11.2006 12:21 213.141.159.26, пустое)
• Ответ: — SAZH   (20.11.2006 10:30 212.113.112.201, 159 байт)
• Про дифференциальные входы-выходы у Altera — Shtirlits   (20.11.2006 08:25 83.149.205.223, 627 байт)