Отправлено Кандидат_в_коллеги 22 ноября 2006 г. 12:12 В ответ на: Так это ж все обычная логика, чего там изучать-то?:-) Булеву алгебру учили, схемы на дискретной логике рисовали? Больше же не надо ничего:-) отправлено -=ВН=- 22 ноября 2006 г. 10:22

Самый паршивый - предупреждает о возможной не работоспособности из-за того что перекос(сдвиг?) клока > задержки данных. Это для входных сигналов пропущеных через пару D-триггеров на входе (синхронизатор). По какому критерию он определяет эту самую задержку данных? Или её следует гдето указать? В симуляторе проект работает правильно. В железе чертовщина. Q5.1 vs. ACEX.
P.S. и ешё. У коллеги была следующая фигня: в *.bdf-е стоит лпм счетчика с предустановкой, 16р а при компиляции вылазит ошибка о не соответствии разрядностей шины данных (загружаемых и самого счетчика, у последнего нет старшей половины) хотя параметры в свойствах стоят как нужно. Пока его не удалили и не поставили такой же новый проблема не решалась. У блокДезигнера много подобных шуток?

• Ну и правильно считали. Ну там еще описание микросхем почитать нужно:-) — -=ВН=-   (22.11.2006 12:17 193.125.71.140, пустое)