(+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено cdg 24 ноября 2006 г. 08:49
В ответ на: А здесь есть спецы по ISDN: Подскажите есть ли в инете примеры проектов ISDN терминала на FPGA/CPLD? Или так спрошу - кто то делал на FPGA/CPLD ISDN теминал/телефон, сколько макроячеек потребуется? отправлено Make_Pic 24 ноября 2006 г. 08:12

Все завиист от того, какой процессор вы потом к этому будете цеплять.
Именно ISDN не делали, но делали нечто вроде цифрового системника LG, если обработкой D канала будет заниматся процессор, то там останется делов-то, фреймер, скремблер и дескремблер, думаю в ячеек 300 должно уложиться. С другой стороны проще физику взять от Infineon, тогда вам и CPLD-ки хватить должно.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа
Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
URL изображения: 
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 90:


Rambler's Top100 Рейтинг@Mail.ru
Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание