Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Программируемые логические схемы и их применение»
Схемы знаю. Минимальный элемент памяти (защелка) - это два инвертора и два ключа (TG) без буферизации ввода-вывода.
Отправлено
cms
27 декабря 2006 г. 01:35
В ответ на:
Да-да... таки и на 8-ми (+)
отправлено SМ 27 декабря 2006 г. 01:23
Да, для регистр по фронту - это уже две защелки. В SRAM каждую ячейку двумя инверторами вход-выход не буферизируют.
Составить ответ
|
Вернуться на конференцию
Ответы
И для регистров не применяют схемы, где "сильный" перекидывает "слабого", как это в SRAM. Не выгодно ни по скорости, ни по жрачке.
—
SМ
(27.12.2006 02:13:11
213.141.159.26
,
пустое
)
SRAM это отдельный вопрос, к теме, т.е. реализации T- и D- триггеров не относящийся. В SRAM кстати еще обвязка усилителями считывания, драйверами записи и выборки, тоже мало не покажется.
—
SМ
(27.12.2006 02:05:30
213.141.159.26
,
пустое
)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
увеличьте 3 в два раза:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru