У FPGA есть ахиллесова пята. Временной интервал конфигурации, инициализации и если все это успешно прошло - переход в user-mode. Есть устройства, которые в этом интервале времени (контакты ввода вывода в третьем состоянии, подтянуты к vcc внутренними резисторами или болтаются без резисторов в зависимости от кристалла) могут успеть приказать долго жить, если не принять специальных мер. И все это в FPGA MAXII почему то скрыто от глаз потребителя. Хотя по включению питания почему то задействованы внутренние резисторы и озвучено понятие user - mode.