Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Программируемые логические схемы и их применение»
Ответ: Ну эт не совсем так... Возьмите ISE и откройте там любой проект и сразу же увидите дерево проекта. А еще не было ни одной компиляции.
Отправлено
axalay
27 февраля 2007 г. 16:01
В ответ на:
Да, только ведь (+)
отправлено SM 27 февраля 2007 г. 15:56
При этом в качестве проекта я имел ввиду тока все файлы проекта на верилоге + указать топовый файл. Служебный файлов даже нет пока
Составить ответ
|
Вернуться на конференцию
Ответы
Ну значит он их втихаря чуток компилирует :) Ну скажите мне, как можно (+)
—
SM
(27.02.2007 16:12:35
213.208.180.51
, 133 байт)
Ответ: А если начать с топа и далеевниз - то мона же исключить анализ тех файлов, которые не входят в дерево
—
axalay
(27.02.2007 16:22:59
212.5.127.53
, 97 байт)
Разница в том, что можно сказать какие модули подключены, а не какие файлы :) У Вас всегда имя файла и имя модуля совпадают? У меня например (+)
—
SM
(27.02.2007 16:40:1
213.208.180.51
, 176 байт)
Ответ: :) ну я совсем забыл то что мона пихать кучу модулей в один файл - мне такое не понравилось и я забыл о нем
—
axalay
(27.02.2007 16:35:3
212.5.127.53
,
пустое
)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 63:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru