альтера - виртуальный pin ? («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

альтера - виртуальный pin ?

Отправлено _ 06 марта 2007 г. 20:22

Просветите по вопросу виртуального pin

правильно ли я понял - что это обычный пин (с физикой выхода-входа) но просто без номера и без времянки по трассе? и если это так то для чего его можно тогда использовать? я так понимаю любой сигнал на него вывести нельзя и времянка у него не привязана к струтуре плис - а физика привязана
проясните данный вопрос
спасибо

Составить ответ | Вернуться на конференцию

Ответы

Например у Xilinx ... — zlyh (09.03.2007 09:11:49 194.186.73.110, 537 байт)
пример использования виртуальных пинов - инкрементальная компиляция — RYury (07.03.2007 14:24:48 195.131.208.123, пустое)
- А зачем при инкрементальной компиляции виртуальные пины??? Все прекрасно работает и инкрементально собирается без их объявления. Достаточно по партициям модули раскидать. — SM (07.03.2007 15:21:32 85.21.237.237, пустое)
- использую PLL в котором есть вывод с PLL и который передается в другие блоки - частота 350 мгц - выведите его на виртуальный PIN - у TTL -300 мгц предел - у LVDS 340 мгц - проясните что я не так делаю — _ (07.03.2007 14:29:56 62.5.221.210, пустое)
Это пин, для которого нельзя назначить реальную ногу чипа. Но есть вся времянка и внутренняя разводка, и его можно узреть в симуляторе. — SM (06.03.2007 21:29:53 213.208.180.51, пустое)
- все дело в том - что не очень понятно почему к нему привязывается физика выода pin если трасса только внутренняя- какой в этом смысл? поэтому на него напримерр нельзя вывести внутренний сигнал с PLL при превышении частоты физики pin. а вывести в симуляторе можно и любой синтезируемый сигнал без привязки к физике pin c внутренней времянкой. поэтому ВОПРОС - для каких целей его специально сделали? — _ (07.03.2007 08:11:26 91.76.50.76, пустое)
  - Потому что это именно pin с точки зрения синтезатора, со всеми его ограничениями. Сделано это специально для симуляции - чтобы оптимизатор не заоптимизировал насмерть какой-то внутренний сигнал, который хочется понаблюдать. — SМ (07.03.2007 09:57:32 80.92.255.53, пустое)
    - так если он делается чтобы не заоптимизировать то тем более непонятно зачем - ведь его появление повлияет на весь проект - а это не есть правильно - тем более возникает ВОПРОС - зачем он такой нужен? для каких целей — _ (07.03.2007 10:41:26 62.5.221.210, пустое)
      - Виртуальным пином Altera предполагала разрешать проблемы модульного проектирования (+) — Andy-P   (07.03.2007 14:26:55 83.218.236.246, 775 байт)
        
        это все замечательно - только у меня проблема в не понимании в том почему если это внутренний сигнал то почему его параметры ограничиваются фичиским быстродействием выходного пина - или подскажите как обойти предел быстродействия выходного пина- ведь тактовая частота внутри пина может быть выше той которую пропускают входные пины- или подскажите как это понимать — _   (07.03.2007 14:33:15 62.5.221.210, пустое)
        
        Ответ: (+) — Andy-P   (07.03.2007 14:58:32 83.218.236.246, 649 байт)
        
        Ответ: — _   (07.03.2007 19:33:44 91.76.50.76, 1095 байт)
        
        В терминологии Altera ...(+) — Andy-P   (12.03.2007 12:22:31 83.218.236.246, 486 байт)
        
        вы неправы - стоит изменить физический принцип pin и все будет работать — _   (12.03.2007 23:24:56 91.76.50.196, 322 байт)
        
        В чем неправ? То, что за external output clock of PLL закреплен реальный вывод (?) – это истина. В сообщении об ошибке у вас как раз именно о нем и речь идет. — Andy-P   (13.03.2007 14:56:47 83.218.236.246, пустое)
        
        сообщение об ошибки не соответсвует проекту - поскольку пин виртуальный - а квартус пишет о своем - сделайте себе маленький проект с PLL и посмотрите - многие ваши объяснения пропадут ;-) но появятся другие вопросы ;-( — _   (13.03.2007 15:23:8 62.5.221.210, пустое)
        
        Вечером провел следственный эксперимент – тестовый проект (EP2C5Т144I8 + Q61). Сигнал с частотой 400 МHz на обычный пин не развелся, вследствие ограничений по частоте, проект не скомпилировался, а после присвоения ему статуса виртуального пина – все отлично скомпилировалось. Вывод: к виртуальному пину НЕ присваиваются ограничения реального пина. — Andy-P   (14.03.2007 11:26:19 83.218.236.246, пустое)
        
        проводите эксперимент дальше - выберите кристал с меньшей скоростью и повторите все тоже самое - вы думаете я это все не проверил прежде чем написать ж-) — _   (14.03.2007 21:15:15 91.76.218.48, пустое)
        
        В этом нет необходимости, т.к. уже получен конфликт между невозможностью вывести сигнал на реальный пин и возможностью предписания этого сигнала на виртуальный пин вследствие чего и был сделан вывод выше. — Andy-P   (15.03.2007 11:41:46 83.218.236.246, пустое)
        
        уточню - возьмите 7 градацию коммерческую — _   (14.03.2007 21:16:36 91.76.218.48, пустое)
        
        Знаете, вы уже не интересуетесь самой проблемой, заданной в своем же вопросе: вы не спрашиваете как у меня это получилось, а только пытаетесь настоять на своем. Поскольку не получилось у вас, значит это невозможно вообще. Все, всегда и сразу поучается только у Господа. — Andy-P   (15.03.2007 11:38:56 83.218.236.246, пустое)
        
        я проверял разные случаи и получал до того как вы получили тоже самое и на быстром кристалле - потом получил на медленном то о чем писал - потом читал доки и нашел что в разных годах документации разные частоты клока проверил на допустимость этого - нашел что не делается проверка на допустимость , наешел что не делается с виртуальным пином и об этом уже написал - вы же пытаетесь уличить меня в чем то - я же пытаюсь уточнить что я не понимаю - так что у нас разные цели (+) — _   (15.03.2007 12:33:36 62.5.221.210, 288 байт)
      - Если введение контрольной точки повлияет на весь проект, то это плохо сделанный проект. Повторяю в последний раз - сделана эта фича для отладки сложных комбинаторных блоков, где нет возможности наблюдать сигналы непосредственно на регистрах. — SМ   (07.03.2007 12:55:35 80.92.255.53, пустое)
        
        еще раз повторяю - выведите на этот пин сигнал с PLL больще 350 мгц -- надеюсь это входит в понятие комбинаторной логики ? — _   (07.03.2007 14:24:5 62.5.221.210, пустое)
        
        Входит. Но в понятия сигналов, которые можно вывести на пин (какой бы он не был) - не входит. — SM   (07.03.2007 15:20:22 85.21.237.237, пустое)
        
        Он обладает ВСЕМИ свойствами обычного пина микросхемы, кроме того, что он виртуальный, т.е. его на самом деле нет. — SM   (07.03.2007 15:25:22 85.21.237.237, пустое)
        
        круто - ходим по кругу без намека хоть на чтото из информации вопроса ;-( — _   (07.03.2007 21:36:59 91.76.50.76, пустое)
        
        Ну тогда зайдем еще разок :) С точки зрения синтезатора, фиттера, и всех-всех-всех частей квартуса пин он и есть пин. Так сказать пин пнем :) Это такая придуманная альтерой фича. А на пин нельзя выводить клок с PLL. Потому что не предусмотрена такая возможность. Хотите его посмотреть, клок с PLL, смотрите на входах-выходах модулей, еще где нибудь, но не требуйте невозможного, т.е. не предусмотренного разработчиком. — SМ   (07.03.2007 22:18:7 80.92.255.53, пустое)
        
        И что касается собственно вопроса - виртуальность пина заключается в том, что он с точки зрения квартуса полноценный пин, но не мапится на реальное железо. А только моделируется. А для трансляции по частям (+) — SМ   (07.03.2007 22:21:54 80.92.255.53, 288 байт)
        
        перечитайте о чем я спрашивал в первом вопросе - а то переливаем из пустого в порожний - все что вы говорите я уже написал в вопросе (+) — _   (08.03.2007 12:39:46 91.76.50.12, 739 байт)
        
        Да, и на Ваш вопрос я более чем конкретно ответил. (+) — SМ   (08.03.2007 13:18:53 80.92.255.53, 125 байт)
        
        ответ- для этого их использовать нельзя по многим причинам — _   (08.03.2007 13:47:46 91.76.49.225, пустое)
        
        Я пока ни одной не встретил, занимаясь прототипированием заказных ИМС. И успешно использую их в качестве контрольных точек. — SМ   (08.03.2007 19:43:12 80.92.255.53, пустое)
        
        пример я вам уже привел - отрицать его это дело вкуса ;-) — _   (08.03.2007 21:50:10 91.76.51.40, пустое)
        
        Сигнал в Вашем примере не является внутренним сигналом комбинаторной схемы, поэтому вполне логично, что при помощи механизма виртуальных пинов его наблюдать нельзя. Для сигналов на входах и выходах внутренних блоков есть другие средства. — SМ   (09.03.2007 14:33:41 80.92.255.53, пустое)
        
        А какие я могу принести идеи, если такая функциональность заложена разработчиком? Если хотите, в принципе можно отломать ему эту проверку на частотку хакерскими методами, как в свое время делал для distance rule обычных и LVDS-пинов. — SМ   (08.03.2007 13:14:56 80.92.255.53, пустое)