Выводы Циклона имеют сложную внутреннюю структуру. Можно управлять задержками, выходным током и наклоном фронтов. Также они содержат 3 триггера. Как ими управлять, этими триггерами??? Нужен пример использования компонента этого IOE модуля на языке VHDL и в какой библиотеке этот компонент находиться?