Генерю визардом pll, вставляю в свой проект, синтез Synplify 8.2, PAR - ISE 8.1, ISE начинает ругаться(разные стандарты IO для одного банка) выставляет для входа pll - lvcmos 2.5, констрейны заданы в Synplify(входы - выходы lvcmos 3.3), но для входа клоков в pll он упорно ставит 2.5 вольта, для остальных как надо,и останавливается с ошибкой. В чем может быть дело?