Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

Как бы победить multi-cycle констрейны в xilinx, если много time-group ?

Отправлено shtirlits 22 июня 2007 г. 13:42


Использую 2 сигнала clock enable, один из них время от времени пропускает период, остальное время они идентичны.
В UCF-файле делаю 2 time group и пишу 4 timescec from to, так как данные ходят из группы в группу и внутри групп.
Теперь 2 вопроса:
1) обязательно писать столько from-to, сколько у меня комбинаций путей?
2) и что делать, если я хочу продублировать руками clock enable сигналы? наделать руками еще больше групп и заполнить UCF-файл from-to ?


PS: найчился в Virtex-2pro считать 32-битный CRC32 на частоте 300MHz :) кому интересно расскажу подробности.


Составить ответ | Вернуться на конференцию

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 567:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru