Господа! Пишу на VHDL. Выходные данные (q) функции lpm_ram_dq подключены к двунаправленным выводам данных FPGA. В симуляторе, в период считывания из этой ram, там, где должны быть считанные значения стоят xxx. Если я выводы данных делаю как out, то всё в симуляторе нормально (пишутся правильно считанные значения). Если же выводы данных ставлю как inout, то вместо считанных значений пишутся иксы. Что делать? Спасибо.