Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Программируемые логические схемы и их применение»
(d == 2'b10) сравнивает сигнал с константой и возвращает истина "1" или ложь "0"
Отправлено
id_gene
23 июля 2007 г. 21:08
В ответ на:
Вопрос по Verilog (+)
отправлено <font color=gray>Maksim Z.</font> 23 июля 2007 г. 18:54
Составить ответ
|
Вернуться на конференцию
Ответы
Результат (out) в таких конструкциях всегда будет 1 битный ?
—
Maksim Z.
(24.07.2007 16:40:8
213.184.230.162
,
пустое
)
ВЫ же его ОБЪЯВИЛИ однобитным (-)
—
id_gene
(24.07.2007 20:16:3
193.232.173.182
,
пустое
)
простите, не туда посмотрел. Результат будет размера объявленной переменной -
—
id_gene
(24.07.2007 21:35:2
83.149.193.69
,
пустое
)
при несовпадении размеров - расширится/ужмется до нужного +
—
id_gene
(24.07.2007 23:54:52
86.62.77.74
, 315 байт)
Я немного про другое (+)
—
Maksim Z.
(25.07.2007 13:15:28
213.184.230.162
, 545 байт)
да, сравнение возвращает однобитовый результат (-)
—
id_gene
(25.07.2007 15:13:27
193.232.173.182
,
пустое
)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 93:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru