DDR выбран заказчиом, отчасти это диктовалось тем, что его достаточно и питания близки... и, как выяснилось, отсутствием опыта...
Симуляция... никак, не добрался я еще до взрослых пакетов... Платы будут делаться на Тайване через какую-либо фирму.
По поводу опыта с выбором источника - спасибо, учту!
Питания уже объединил...
6-ти слойка была выбрана исходя из минимианизации цены :)
Сейчас заложена такая структура:
signal-TOP
GND
signal
signal
power
signal-BOTTOM
Кондеров постарался напихать по всей плоскости много.
Линии с контроливолновым сопротивлением не пересекают разрывы в слоях питания, а земля вообще сплошная.
По структуре много читал, и данная должна пройти, вроде.
Остались именно те вопросы, которые задавал:
- уменьшение количества питаний около Xilinx (советы получены и кажется все вырисовывается)
- толщина/зазор для диф-ный линий (100 Ом) и линий к DDR (50 Ом) на внешних и внутренних слоях... Но тут, как я понимаю, основное слово будет за производителем, да и подправить не слишком долго, но от советов тех, кто это уже проходил, не отказался бы! :)
