Отправлено Litv 25 октября 2000 г. 09:05 В ответ на: вопрос к FPGA разработчикам отправлено yes 24 октября 2000 г. 12:47

1.Вообще-то СБИС надо моделировать на всех уровнях до упора,это самое
дешевое. При современном САПР, скажем Mentor, результат сразу правильный. Мешает , видимо, как обычно, фигневое техническое задание.
2.Для отладки можно поставить штуки 4 Virtex-E по 1.000.000 вентилей
на плату и вперед(но ТЗ для отладки все равно знать надо по-любому, природу не обманешь). Кстати и до 200МГц можно вытянуть , весь вопрос
- зачем.

• http://www.xilinx.com

• мой вопрос можно отнести к этапу формулирования ТЗ — yes   (03.11.2000 19:01, 479 байт)