|
Бабушка, дайте воды попить, а то так есть хочется, что переночевать негде.
1.Начали с реализации на FPGA, а вопрос как реализовывать деление ?
Посчитать площадь этих блоков, потом узнать , как изменится цена микросхемы при аппаратной реализации на СБИС и при программной.
Решить наконец для себя что важнее - цена, навороты, трудоемкость ?
2.САПР Xilinx - 2469$. 4 ПЛИС по 1000000 вентилей - по 1000$; +
плата 1000$. И не надо внутри FPGA делать полного размера RAM,ROM,
кэш и тогда все влезет.
3.С моделированием непонятно. Часть блоков делаем на C,часть на VHDL, часть логическая схема и все вместе моделируем. Все быстро. Пользоваться надо уметь. Полгода для моделирования ASIC - это нормально.
4.Нельзя сказать, как FPGA и ASIC соотносятся.Я переделывал на XILINX
зеленоградские матрицы. Внутри одна логика , без всякой памяти.
В 2000 вентилей Xilinx влазило 6-8 тысяч ASIC. У FPGA очень мощная
логическая оптимизация.Потому как у ASIC 2-XOR,INVERTOR,2-XOR,4-AND
- все эти отдельные элементы оптимально упакуются в Look-up table внутри FPGA. Для памяти , конечно , это не сработает.
Вообщем , моделируйте и не отвлекайтесь.
E-mail: 
info@telesys.ru
