[an error occurred while processing this directive]
|
Я это делаю так:
SUBDESIGN PLL
(
in_CLK : INPUT;
Out_PLL : OUTPUT;
)
VARIABLE
A,B,O : NODE;
BEGIN
A = NOT O;
B = in_CLK XOR O;
O = dff(A,B,vcc,vcc);
Out_PLL = B;
END;
Следует помнить, что выходная частота не меандр и ее уже умножить нельзя.
E-mail: info@telesys.ru