Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

(+)

Отправлено andrew_b 12 сентября 2007 г. 13:38
В ответ на: Ответ: отправлено Dmitry 12 сентября 2007 г. 13:20

Во-первых, не надо в одном условии смешивать фронт и разрешение, разделите на 2 -- иначе рискуете получить gated clock:

if (rising_edge(clk)) then
if (ce = '1') then

Сли частота clk в два раза больше частоты ce, то надо ce описать как multi-cycle. Не знаю, как это делается у Альтеры (не делал), у Xilinx просто:

# тактовый сигнал
NET clk TNM_NET = clk;
TIMESPEC TS_clk = PERIOD clk 200 MHz;

# clock enable
NET ce TNM = ce;
TIMESPEC TS_CE = FROM ce TO ce TS_clk/2; # 100 MHz

Про multi-cycle ищите в доке на Квартус.



Составить ответ | Вернуться на конференцию

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 56:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru