Я всё со своим сумматором 8-)
Есть такой код:
module adder
(input clk, shEn, Marker, input [15:0] din, input [3:0] addrExt,
output addrClk, weS, weR, start, cpStart, output [3:0] addrIn, output [24:0] dout, output [15:0] result);
reg [5:0] counter;
//wire [3:0] addrIn;
wire [3:0] addr;
wire signed [24:0] sumn, sum;
//wire weS, weR;
//wire addrClk;
//wire start;
//wire cpStart;
wire cpRam;
wire [24:0] sIn;
wire aclk;
wire readRes;
initial counter = 6'd0;
dff tr1(!addrClk, aclk, start, , addrClk);
assign aclk = clk & !counter[5];
dff tr2(1'b1, !shEn, !counter[5], , start);
assign addrIn[3:0] = counter[3:0];
assign sum = sumn + {{9{din[15]}},din};
assign dout = sumn; // только для отладки!
assign cpStart = counter[4];
assign weS = addrClk & !clk;
assign weR = cpStart & weS;
mux2to1 #(25) muxd(cpStart, sum, 25'd0, sIn);
mux2to1 #(4) muxa(cpStart, addrExt, addrIn, addr);
sumRam rams(addrIn, sIn, weS, addrClk, weS, sumn);
assign readRes = !clk & !cpStart;
ramBuff ramr(addr, sumn[23:8], addrClk, readRes, weR, result);
always @(negedge addrClk, negedge start) begin
if(!start) counter <= 6'd0;
else counter <= counter + 1'b1;
end
endmodule
module mux2to1
#(parameter width = 2)
(input sel, input [width-1:0] in1, in2, output [width-1:0] out);
assign out = (sel) ? in2: in1;
endmodule
Вроде работает! Но когда я читаю результат из ramr то он почему-то расположен не с нулевого, а с первого адреса! Может подскажите где у меня ошибка? Что-то никак не могу понять в чём причина?
Если что, задал этот же вопрос на электрониксе, там приципил проектик с временной диаграммой для проверки, но там что-то молчат все. Может тут кто подскажет где копать?