Решил занятся изучением VHDL и Quartus(до этого разные мелкие поделки делал в MAX PLUS в графическом редакторе)
Хочу сделать регистр в который по сигналу записи WR записываются данные, а затем по системному происходит их обработка
[code]
TX_BUF_LABEL:process (CLK,WR)
begin
if rising_edge(WR)then
TX_EMPTY_SS <= '1';
TX_BUF(7 downto 0) <= TX_DATA(7 downto 0);
elsif tx_data_load = '1' then
TX_BUF(7 downto 0) <= (others => '0');
TX_EMPTY_SS <= '0';
else NULL;
end if;
end process;

TX_EMPTY_LABEL:process (CLK)
begin
if rising_edge(CLK)then
if TX_EMPTY_SS = '1' then
TX_EMPTY<='0';
else
TX_EMPTY<='1';
end if;
else NULL;
end if;
end process;
[/code]
как только я где-то пытаюсь воспользоваться сигналом TX_EMPTY_SS при компиляции выскакивает ошибка
Error (10818): Netlist error at test.vhd(44): can't infer register for TX_EMPTY_SS because it does not hold its value outside the clock edge
Сильно не пинайте, но что делать подскажите