Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

А кошерно ли делать следующее: есть клок (допустим 50 мгц) - допустимо ли его поделить на 2, например так:

Отправлено slava2005 03 декабря 2007 г. 19:04


module v1(clk, clk25);
input clk;
output clk25;

reg clk1, clk2;

always @(posedge clk)
begin
if (clk2==1)
begin
clk1<=1;
clk2<=0;
end
else
begin
clk1<=0;
clk2<=1;
end

end

assign clk25 = clk1;

endmodule

А потом дальше использовать always @(posedge clk25) ?

Или так делать нельзя ? Квартус вроде проглотил.

ЗЫ Если, что то мучаю второй Циклон.

ЗЗЫ Сильно не бейте, я только начинаю ...



Составить ответ | Вернуться на конференцию

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 654:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru