Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

У мя, чего-то тока ВХДЛ и АХДЛ. Да и то с ЛПМами.

Отправлено -mse- 18 января 2008 г. 17:34
В ответ на: В мегавизарде сделайте нужную (квартус сгенерит верилог-файло) и подключите его в проект, и в основной файл как модуль. отправлено SM 18 января 2008 г. 17:13

Нашол у Альтеры

module ram_infer(q, a, d, we, clk);
output[7:0] q;
input [7:0] d;
input [6:0] a;
input we, clk;
reg [6:0] read_add;
reg [7:0] mem [127:0];

always @(posedge clk) begin
if (we)
mem[a] <= d;
read_add <= a;
end

assign q = mem[read_add];
endmodule

Вроде нормально, тока для АСЕХ пытается из регистрофф. А Цуцлон, как положено. Там, в АСЕХе, кажись, тип мемору блоков неподходящий. Буду дома напильником, пока не поймёт. Или иголки под ногти.


Составить ответ | Вернуться на конференцию

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
если прибавить четыре к четырём будет:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru