Требуется программист в Зеленограде - обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru
Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»
Так в том-то и дело, что для DDR-режима единственный триггер в IOE всё равно не используется (у циклона не 6-триггерный IOE), а DDR-вход строится в LE соседнего блока и тактируются триггера от PLL.
И почему при этом нельзя в каком-то IO-банке не 8, как они написали, а 16 входов вбросить в соседние LAB и соотв. кол-во триггеров от той же PLL запитать - я не понимаю.
In Cyclone III devices, DQS is used only during write mode in DDR2 and DDR SDRAM interfaces. Cyclone III devices ignore DQS as the read-data strobe because the physical layer (PHY) internally generates the read capture clock for read mode.
И эта мегафункция altmemphy забирает на себя PLL, из неё делает "системный" клок, сдвинутый на 90 для записи и двигаемый как надо для чтения.
Или я доки альтеровские читать разучился? Года два уже в альтеру не заглядывал. Хоть бери да ставь квартус и смотри после компиляции примера чего оно там в микросхеме натулило и как оно зависит от использования "выделенных" ног и первых попавшихся.