Отправлено MikeSha 02 августа 2002 г. 07:35 В ответ на: Ответ: отправлено Willie 01 августа 2002 г. 18:59

В .mrp (Xilinx Mapping Report File) есть:
Section 4 - Removed Logic Summary
Section 5 - Removed Logic

Погляди не попал ли твой регистр в "trimmed logic":
The trimmed logic reported below is either:
1. part of a cycle
2. part of disabled logic
3. a side-effect of other trimmed logic

Или возможно какой нибудь из управляющих сигналов попал в:
Optimized Block(s)

Если найдешь свой регистр в этих списках, то там же показана
причина удаления.

Обычно этого мне хватало.

Но в .par ( PAR report) видел такое
WARNING:Route:49 - The signal "block_acc/I18/inst_cy_l_5/O"
has no loads so was not routed.
Конкретно это предупреждение касается переносов в арифметике,
насколько я понимаю. Но может и твои печали проявятся.
С PAR'ом детальней не разбирался, так как не требовалось.
Если потребуется - погляди документ на PAR.

А на глюки пенять не стоит.
У Xilinx'ов софт достаточно хорошо вписывается в основополагающий
закон жизни: "Чудес не бывает! Копай глубже."

Успехов!