[an error occurred while processing this directive]
|
VHDL/Verilog-код - вещь универсальная (с некоторыми оговорками, разумеется). И ему все равно, в какой кристалл его будут синтезировать и разводить. Синтезатор требует указания кристалла, в который этот проект будет грузиться. И при этом ему все равно, какие интерфейсные сигналы к каким ногам будут привязаны. Привязку должен делать разводчик, руководствуясь, например, файлом, в котором эта привязка определена.
И если вам потребуется, скажем, поменять местами два сигнала, а соответствие сигнал-пин вы определили в VHDL-коде, то вы будете должны изменить код, пересинтезировать и переразвести. При большом проекте это может быть достаточно долго. Если же привязку сигнал-пин делает только разводчик, то синтезировать не требуется.
Так что - "разделяй и властвуй!"
E-mail: info@telesys.ru