Отправлено Grey 05 августа 2002 г. 12:02

При компиляции проекта в МАХ+ под каждый вход/выход ПЛИСины выделяется по 1 макроячейке, так и должно быть или можно как-нибудь этого избежать, у меня дифицит триггеров и 16 лишних ячеек мне бы очень не помешали...

• Ответ: Вообще кажется что так. Макроячейки и блоки ввода-вывода у МАХ соединены так что на выход сигнал может придти только с макроячейки, а вот на вход сигнал идет сразу на PIA. — Aleksandr   (07.08.2002 15:15, пустое)
• Дифицит триггеров не преодолим, IMHO. Берите кристалл побольше — Victor®   (05.08.2002 12:45, пустое)
  • Ответ: так по идее, если мои входы/выходы не будут по целой ячейке занимать у меня триггеры и освободятся, комбинационной логики у меня мизер, ПЛИСина пустая, обидно...(-) — Grey   (05.08.2002 13:04, пустое)
    • что-то я не понял (+) — IgorK   (05.08.2002 14:21, 132 байт)
      • к примеру, посмотрите (+) — IgorK   (05.08.2002 14:48, 303 байт)
        • Дело не в этом — Grey   (05.08.2002 16:12, 6442 байт)
          • ...так он *уже* пишет Project does not fit или пока только подозрения? — IgorK   (05.08.2002 17:14, пустое)
          • Если выходы триггеров не нужно выводить наружу, то входы этих ячеек можно использовать совершенно свободно. А лучше посмотрите по структуре выбранной микросхемы, как на нее ложится Ваша схема. Для минимизации числа ячеек иногда бывает нужно немного изменить логику работы, чтобы не было логики после триггеров, с которых нужно выводить сигналы наружу — UXX   (05.08.2002 16:26, пустое)
            • Есть в Global Projects Logic Synthesis несколько пунктов по экономии места/увеличению быстродействия. Можно сэкономить несколько регистров, но не 16(-) — misyachniy   (05.08.2002 16:50, пустое)
              • Если в 64-разрядном регистре нужны инверсные выходы, то переработав логику на хранение инверсных значений вместо неинверсных, экономится ровно 64 ячейки — UXX   (06.08.2002 11:31, пустое)