В FPGA реализован последовательный интерфейс, наподобие SPI, для двухстороннего обмена данными с внешней ИМС. Интерфейс состоит из трех функциональных узлов для генерации/приема сигналов serial-data-output (sdout), serial-clock (spiclk) и serial-data-input (sdinp). Все три функциональных узла тактируются единым system_clock. spiclk представляет собой деленный на четыре system_clock и активен только на время приема/передачи. Внешняя ИМС имеет setup (4ns), hold (1ns) and clock to output (20ns) относительно ее входа последовательного такта, т.е. spiclk. Задержка system_clock to spiclk в FPGA не имеет значения. Хотелось бы (и это было бы наиболее правильно) описать констрейны для сигналов sdout и sdinp непосредственно относительно spiclk (напрашивается –reference_pin)