smpclk – выходной сигнал генератора, подается только на АЦП.
adcclk – выходной сигнал с АЦП, подается на FPGA, как сигнал готовности семпла, -представляет собой задержанный во времени и инвертированный сигнал smpclk.

В FPGA сигнал adcclk является тактовым, в том числе тактирует входной регистр данных с АЦП.
Сейчас командами:

set adcstb_period 6.944
create_clock -name adcstb -period $adcstb_period -waveform {0 3.124} [get_ports adcstb]

set_input_delay -clock adcstb -min 3.000 [get_ports adc_data[*]]
set_input_delay -clock adcstb -max [expr $adcstb_period + 2.000] [get_ports adc_data[*]]

уже описано временное окно длительностью 1нс, во время которого входной регистр FPGA должен взять данные с АЦП. Длительность временного окна как раз учитывает перекос adc_data[*] – adcstb, а положение этого окна - задержки adc_data[*] относительно adcstb.

Это описание достаточное. Но(!) это практически тоже самое, что можно получить классическим анализатором.
Используя бОльшие возможности TimeQuest хотелось бы описать не FPGA-centric, а System-centric, как выражается Альтера, а вот этого я пока и не умею и потому пристаю с вопросами :). (Кстати, кроме Вас даже никто и не пытается дать совет. На Электорниксе и AlteraForum - ноль ответов)

Описание с точки зрения системы (ИМХО) должно включать и smpclk Хотя этот сигнал и не подключен непосредственно к FPGA, но имеет привязку к adcstb, поэтому его можно описать как виртуальный клок ( а вот как дальше его трансформировать в реальный, пока не знаю) и в этом описании должно быть отражено и инвертирование и min & max задержки при формировании adcstb.

Так же очень хочется задавать в констрейнах не косвенные, пересчитанные мной наносекунды, а непосредственно те величины, которые приведены в документации на АЦП (разумеется, констрейны должны быть другими), тем самым заставить TimeQuest учитывать то, что учитываю я, задавая 1нсек окно в примере выше.

Возможно, я хочу очень многого от TimeQuest :)