я не фантазирую, я СООБЩАЮ РЕЗУЛЬТАТ ЭКСПЕРИМЕНТА. кто делает write combining я понятия не имею, и не интересовался, просто говорю, что его может делать и чипсет. А вот write posting осуществлял именно сам чипсет, а не процессор, и как-то знал о том, разрешал я кеширование или не разрешал. И интел-то тут вообще причем, у меня был AMD Athlon MP. И время прохождения запроса с шины проца до таргета я четко знал. Самое главное, что для некешируемой области на это время процессор был ОСТАНОВЛЕН чипсетом. О чем я в очередной раз и говорю. Ну не важно мне тогда было в конце концов, кто, кому и как передает эти mmXXXX параметры. Мне важен был лишь результат. Что в некешируемой области все происходило точь-в-точь как в IO - с ожиданием окончания записи, т.е. полностью синхронно. Мне это было важно, и я в этом тогда убедился.