Отправлено Anbel 07 августа 2002 г. 15:11 В ответ на: Ответ: Эсли это обычный сдвиговый регистр, то непонятно откуда вообще берется задержка на clock, ведь такт подается одновременно на все триггера отправлено Aleksandr 07 августа 2002 г. 14:53

Одновременно это только на бумаге.
Чем дальше триггер от источника clock, тем больше задержка.
В некоторых случаях компилируется так, что все работает как надо.

• Ответ: Если клок распространяется по матрице соединений то задержка составляет значительно меньшую величину чем задержка на 1й ячейке, поэтому задержку в зависимости от расстояния до входного клок можно вообще не учитывать, конечно если вы не пробуете запустит регистр на частоте 150МГц и более. — Aleksandr   (07.08.2002 16:08, пустое)
  • U menay schema odna otschen' prostay na 130 MZh rabotaet. i vse normal'no. vse sinchronno. Esli u vas sinchronno dolgno rabotat'. CLK u menay vsegda Global i RESET toge. — Andrew Buckin   (07.08.2002 18:16, пустое)