[an error occurred while processing this directive]
|
Не влезает проект, хотя макроселов занато чуть более половины.
Чип CoolRunner XCR3256. Использовал LeonardoSpectrum Level 2002c.36 и EDIF Design Flow в Xilinx ISE 4.1. Фиттер пишет вот что:
WARNING:Cpld - Cannot assign signal 'GS' to location '62=FB6_13'. Not enough block inputs.
ERROR:Cpld - Cannot fit the design with given pin assignment
Пины передвигать уже нельзя.
В настройках стоит галочка на Use multi-level Logic Optimization.
Может быть, в UCF файл можно еще какие-то полезные команды вставить ?
E-mail: info@telesys.ru