[an error occurred while processing this directive]
Подскажите min и max задержку PCI шины между установкой сигналов на выходе и CLK на шине?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Recipe
13 августа 2002 г. 08:02
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ: по-моему, в спецификации при 33 МГц максимальная задержка 11 нс, а минимальная, кажется, 0.
—
Alexank
(13.08.2002 16:33,
пустое
)
Constrain file для Synplify от реально работающего PCI мастера. Никаких других назначений не делал.
—
Пытливый
(13.08.2002 13:28, 11407 байт)
Constrain file для Synplify от реально работающего PCI мастера. Никаких других назначений не делал.
—
Пытливый
(13.08.2002 13:28, 11407 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru