[an error occurred while processing this directive]
|
Подробности можно найти у Intel, кого интересует.
А смысл в том, все параллельные шыны уходят в прошлое.
В коммерческую эксплуатацию войдет в Августе 2003г, когда поювются ASICs. У Xilinx будет в кернеле семейства Virtex.
TI и Analog Dev. тоже собираются включить в свои DSP.
У параллельных шин теоретический лимит bus speed 1 GHz.
E-mail: info@telesys.ru