Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

Все синтезируется и работает. Но

Отправлено ++ 15 января 2009 г. 12:29
В ответ на: непонятненько отправлено пользователем shtirlits 14 января 2009 г. 18:07

Вот так все работает (ise 10.1):

module top_pci( CLK, AD, CBE, RST, INTA, REQ, GNT, FRAME, IRDY, IDSEL, DEVSEL, TRDY, STOP, PAR, PERR, SERR,

.............................................................

ila_0 ila0 (.CLK(CLK), .TRIG0 (trig_ila0), .CONTROL (control0)) /* synthesis syn_noprune =1 */;
icon_0 icon0 (.CONTROL0 (control0)) /* synthesis syn_noprune =1 */;
endmodule
/*=================================================================================================*/
module ila_0 (CLK, CONTROL, TRIG0);/* synthesis syn_preserve =1 syn_keep =1 */
input CLK;
inout [35 : 0] CONTROL;
input [31 : 0] TRIG0;
endmodule

module icon_0 (CONTROL0);/* synthesis syn_preserve =1 syn_keep =1 */
inout [35 : 0] CONTROL0;
endmodule
/*=================================================================================================*/
/* каталоге с исходниками .v/.vhd проекта должны лежать ila_0.ngc, icon_0.ngc , синтезированные core_generator.*/



Но хотелось, чтобы в хвосте модуля, где подключаются ila, icon не нужно было их объявлять....


Составить ответ | Вернуться на конференцию.

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
поделите шесть пополам:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru