Существует работающий контроллер sdram в проекте.
Банк закрывается precharge только, при обращении к этому банку и не совпадении row.
В этом случае, логика сравнения nrow в N_bank, N_rank синтезируется в схему, работающую < 80MHz (что не слишком удовлетворяет).

Насколько и каким методом/замером/дополнительной_логикой_анализа_в_плис можно определить +/- удерживания открытыми всех банков до не совпадения n_row/регенерации?