Смысл разработки - запихнуть всю цифровую часть в ПЛИС. Загрузка конфигурации (номер канала, делитель) и считывание данных проходит по трехпроводному интерфейсу Din, Dout, CLK.

41-й импульс CLK дает старт преобразованию.

Дополнительно линия Din должна удерживаться в 0 после 41-го импульса CLK и до конца преобразования (задний фронт ВВ). По ней процессор будит определять готовность данных.

Схема построена с некоторой избыточностью (дешифратор и счетчик нужен для выработки импульсов начальной установки. После конца проектирования выкину).

На сдвиговые регистры 74166 пока заведен фиксированый код. Потом будут подключены epm3256_32Count.

epm3256_33cnt - как раз и есть счетчик на 41 (пока на 44) импульса.