Ответ: Это всё понятно. Но было бы просто удобно, («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

Ответ: Это всё понятно. Но было бы просто удобно,

Отправлено Log1 12 апреля 2009, г. 21:33
В ответ на: SOPC Builder это IDE для создания Ядра процессора Вы получаете фаил на языке HDL для использования всвоем проекте и ли графический блок, он не топ - левел а процессор. Описание системы и адресов можно посмотреть в том же Sops или в файле system.h который в дальнейшем используется для написания программы. отправлено пользователем PeterD 12 апреля 2009, г. 15:55

если бы оно само генерило топ-левел пустой Verilog с подключенной системой, и не надо было выискивать, где там какие ноги и как зовутся.

У Вас оно тоже это не генерит?
А как Вы систему подключаете - символом в bdf'е, или вручную прописываете подключение к верилогу/вхдлю?

Составить ответ | Вернуться на конференцию.

Ответы

Можно для получившегося файла HDL сгенерить INC-файл, используемый для AHDL - по сути это готовый список портов с указанной разрядностью - VG (13.04.2009, 10:24:30 192.168.0.32,84.242.241.218, пустое)
В ручную прописываю окружение. - PeterD (13.04.2009, 09:37:38 89.232.124.84, пустое)