Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Программируемые логические схемы и их применение»

Помогите разобраться с Time Quest в Quartus 9 (+)

Отправлено VM 01 июля 2009, г. 16:33


Разбираюсь с FPGA (Cyclone) + SDR SDRAM.
SDRAM_CLK завожу не напрямую с PLL, а через LCELL. У меня 1 PLL и он уже загружен. Так получилось.
Вопрос: как правильно задать constraints в Time Quest, чтобы input / output delays отсчитывались не от clock (выход PLL), а от pin SDRAM_CLK?


Составить ответ | Вернуться на конференцию.

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 69:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru