[an error occurred while processing this directive]
Я описал устройство. Схемы типа вход-выход там нет. Макс. частота проекта это та частота, которую еще можно подавать на вход CLK. Здесь уже учтена задержка прохождения сигнала через комбинационную логику от одного триггера к другому, которые тактируются одним клоком. Я правильно понимаю или нет?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
info@telesys.ru
