[an error occurred while processing this directive]
|
Конкретная серия (10KA) здесь не при чем. Вы, очевидно, используете асинхронный подход - регистры тактируются многочисленными 'производными' сигналами. Импульс 1нс (и короче) может сбросить триггер.
При разработке устройств в FPGA применяются синхронные схемы. Суть его в том, что в пределах 'домена'(-участка схемы) есть только 1 тактовый сигнал, и все триггеры/регистры в 'домене' получают CLK от него. Все переключения происходят по положительному перепаду CLK, и никакие короткие импульсы в этом случае не страшны. Нужно только проконтролировать, на какой максимальной частоте может работать схема, запустив в Max+2 'Timing Analyzer' (см. Registered Performance).
E-mail: info@telesys.ru