[an error occurred while processing this directive]
|
В схемном редакторе рисую простую схему из 2 счетчиков CB16CE, каскадирую их TC-CE.
На TC последнего цепляю PIN (out)
MAP ругает страшными словами:
ERROR:Pack:679 - Unable to obey design constraints (MACRONAME=I_Q0_1,
RLOC=R0C0.S0) which require the combination of the following symbols into a
single SLICE component:
FLOP symbol "xlxi_25/i_q0/i_36_35" (Output Signal = xlxi_25/q<0>)
FLOP symbol "xlxi_48/i_q0/i_36_35" (Output Signal = xlxi_48/q<0>)
The clock enable signals don't agree. Please correct the design constraints
accordingly.
Если счетчики не каскадировать, то все работает ок...
E-mail: info@telesys.ru