Отправлено andrew_b 22 октября 2002 г. 13:19 В ответ на: RESET как раз синхронный и сбрасывает триггер по приходу CLK. Если D=1 и RESET=1, то по приходу CLK Q=0, поскольку RESET имеет более высокий приоритет по отношению к D. Асинхронным является CLEAR. отправлено P_Andrey 22 октября 2002 г. 11:46