Отправлено дядя Федя aka yes 11 января 2001 г. 18:11 В ответ на: Ответ: В Штатах более популярен Verilog, а в Европе - VHDL (+) отправлено Stewart Little 11 января 2001 г. 16:57

в принципе механизмы задержки одинаковые

В описаниях цепей в Veriloge не может быть одновременно transport и inertial (но пользовались ли Вы в VHDL transport задержками?) - задается ключем симулятора

в задержках поведенческих в Veriloge есть несколько хитростей - но проще конкретный код посмотреть

===========
может был глючной симулятор?

• Ответ: дело было очень давно, но попробую восстановить. А моделировалось ModelSim'ом. — Stewart Little   (12.01.2001 11:57, пустое)