Verilog у Alter-ы кривой (по крайней мере был) («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive]

Verilog у Alter-ы кривой (по крайней мере был)

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive]

Отправлено дядя Федя aka yes 12 января 2001 г. 19:18
В ответ на: Ответ: MAXPLUS and HDL отправлено Alex 12 января 2001 г. 18:45

такое не работало
{co,s}=a+b+ci;

Отправка ответа